台積電聯手 ASML 開發 12 吋光罩，解決 High NA EUV 曝光面積減半瓶頸

台積電與 ASML 合作開發 12 吋光罩，目標是解決 High NA EUV 因光學設計而導致單次曝光面積減半的結構性瓶頸。這是目前 High-NA 導入路上最具體的技術障礙。

問題的根源在於光學物理。要把數值孔徑從 0.33 提高到 0.55，光學系統必須採用非對稱的變形設計，而這種設計在提高解析度的同時，會讓投影到晶圓上的視野在其中一個方向縮減一半。原本能一次曝光完成的晶片區域，現在必須分成兩次。

分次曝光的代價相當直接。曝光次數增加意味著產出速度下降，而設備的產出量本身就是先進製程最稀缺的資源；同時，兩次曝光之間的對位精度成為新的良率變數——任何微小的偏移都可能在拼接處造成缺陷。對於面積龐大的 AI 加速器晶片，這個問題尤其嚴重。

12 吋光罩的思路，是從源頭放大可用的圖案面積。現行的 EUV 光罩尺寸為 6 吋，若能改用更大的光罩，即使投影視野縮減，實際能覆蓋的晶片區域仍可維持。這在概念上直接繞開了曝光面積減半的限制。

但更換光罩尺寸並非單純的放大。光罩的製作、檢測、修補與搬運都有完整的產業生態，尺寸改變意味著整條光罩供應鏈——從基板材料、圖案化設備到檢測系統——都必須重新開發。這是一項跨越多家業者的系統性工程。

後續觀察重點在於光罩生態系的配合進度。設備商與晶圓廠有推動的動機，但光罩業者的投資意願取決於市場規模與時程確定性。這條路線能否成立，將實質影響 High-NA EUV 的導入節奏與最終的成本結構。