台積電 CoPoS 先進封裝進入核心測試階段

在全球 AI 晶片需求持續爆發、先進封裝產能嚴重供不應求的當下，晶圓代工龍頭台積電正全力推進次世代先進封裝平台 CoPoS（Chip-on-Panel-on-Substrate）。最新進展顯示，CoPoS 已進入核心測試階段，供應鏈與相關耗材已陸續就位。這項突破將使台積電在已主導全球的 CoWoS 先進封裝市場上，進一步擴大技術領先優勢，並回應 NVIDIA、AMD 等核心客戶對更大尺寸、更高整合度封裝的迫切需求。

過去三年，先進封裝已成為 AI 晶片產業最關鍵的瓶頸技術之一。NVIDIA H100、H200、Blackwell、Vera Rubin 等 AI GPU 平台都使用台積電 CoWoS（Chip-on-Wafer-on-Substrate）先進封裝技術，將 GPU 與 HBM 記憶體整合在單一封裝中。然而 CoWoS 產能擴張速度遠跟不上需求，使台積電在過去兩年多次擴建 CoWoS 產能。即便如此，CoWoS 訂單能見度仍延伸至 2027 年甚至更久，AI 晶片客戶必須提前數年下訂單才能確保產能。

CoPoS 是台積電下一代先進封裝平台，預期將彌補 CoWoS 的部分限制。相較於 CoWoS 使用 wafer-level 處理，CoPoS 採用面板級基板，理論上能處理更大尺寸的封裝，整合更多 GPU、CPU、記憶體晶片在單一封裝中。這對於下一代 AI 平台（如 NVIDIA Vera Rubin、Rubin Ultra、Feynman 等）的需求至關重要——當單一 AI 加速器整合數百個運算核心與 TB 級 HBM 記憶體時，傳統 wafer-level 封裝可能達到物理極限。

進入核心測試階段意味著 CoPoS 已接近商業化準備就緒。具體進展涵蓋幾個層面。第一，台積電已驗證面板級基板的可靠性與良率；第二，關鍵耗材供應鏈（特殊樹脂、銅箔基板、光阻、化學品等）已建立量產能力；第三，相關設備供應商（應用材料、東京威力科創、SEMES 等）的面板級處理設備已就緒；第四，初步客戶評估反饋已納入設計優化。

從產業面看，CoPoS 量產將為全球 AI 晶片供應鏈帶來深遠影響。第一，進一步鞏固台積電在先進封裝領域的領導地位；第二，可能延後或限制 Intel Foundry、Samsung 等競爭對手在先進封裝上的追趕進度；第三，為下一代 AI 平台規格突破鋪路；第四，台灣相關封裝材料、設備、檢測供應鏈也將同步受惠。

對全球 AI 與半導體產業而言，CoPoS 進入核心測試是值得密切關注的技術里程碑。能否在 2027 年順利量產，將決定台積電能否持續領導 AI 浪潮的技術節奏。