200 毫米矽晶圓上實現氧化物半導體單體 3D 整合
2026.09.16
研究團隊展示在 200 毫米矽晶圓上以原子層沉積實現垂直互連的邏輯與記憶體整合，支援高能效元件設計。
研究團隊展示了在 200 毫米矽晶圓上，以原子層沉積的氧化物半導體實現單體 3D 整合，使邏輯與記憶體能夠垂直互連，並支援高能效的元件設計。這項成果的關鍵不在於概念，而在於它做在標準尺寸的晶圓上。 單體 3D 整合與目前業界的 3D 堆疊並不相同。現行的做法是把分別製造完成的晶片以接合或矽穿孔的方式堆疊起來，而單體整合則是在同一片晶圓上，直接在既有電路層之上長出新的元件層；後者的層間連接密度可以…
